[4호]왕초보 전자회로 강좌특집 4부 – 3
 |
왕초보 전자회로 강좌특집 4부 – 3
글 |스네일앤 스네이크 ※ 상기 내용은 디바이스마트와 스네일앤 스네이크의 협의를 |
CMOS 4011을 사용한 게이트 회로 (NAND Gate)
▶ 회로설명 (circuit description)
이번 시간에는 (먼저 시간의 후속으로) 4011, NAND 게이트를 주제로 한 실험입니다. 로직 IC와 논리 게이트 종류만 달라졌을 뿐, 실험의 모든 목표와 순서는 먼저 시간의 NOR 게이트와 완전히 같습니다.
NAND 게이트는 로직 회로에서 가장 많이 사용되는 게이트입니다.
반면에 NOR 게이트는 (동일한 기능에도 불구하고) 많이 사용되지 않습니다. 이유는 모릅니다. 그러나 디지털 회로를 접하다 보면 NAND 게이트를 자주 만나게 될 가능성이 아주 높습니다.
로직 게이트 실험은 NAND와 NOR 게이트만으로 충분합니다. 다만 논리동작 자체에 만족하기 보다는 “CMOS 논리 IC에서 로직의 High, Low 상태란 것이 어떤 전압값으로 나타나는가?”라는 의문을 가져보는 편이 훨씬 유용합니다. (TTL IC를 실험하는 경우도 마찬가지) 왜냐하면 전원전압이 달라짐에 따라 로직의 High, Low 상태도 달라지기 때문입니다. 전압의 변화는 테스터로 충분히 확인할 수 있으며, 익숙해지면 (굳이 출력단자에 Tr과 LED를 연결해 확인하지 않아도) 전압만으로 로직 IC의 상태를 간단히 체크할 수 있어 로직회로의 설계와 제작에 큰 도움이 됩니다.
로직회로에 사용된 논리 IC의 입/출력 상태를 마음대로 읽어낼 수 있으면, 이미 로직 IC는 내 손안에 들어와 있는 것입니다. 언제라도 원하는 논리조건을 실제 회로로 구현해서 사용할 수 있게 되었으니까요.
▶ 회로도 (The circuit diagram) : CMOS Logic IC 4011 (NAND gate) – 4011 메뉴얼
▶ 회로동작 설명 (circuit operation)
4011 Logic IC는 4개의 NAND 게이트를 가지고 있습니다.
(핀 배치는 그림참조)
※ 로직 IC에서 핀 번호를 매기는 방법은 일반 IC와 마찬가지 입니다.
(좌측 상단이 1 번, 반 시계 방향으로 돌아가며 번호 매김) 언제나 IC상단의 턱을 확인하여, 1번 핀의 위치를 확실히 해 두고 작업해야 합니다.
로직 IC를 사용할 때 게이트 번호에 열중하다가, IC자체의 전원과 GND 단자를 회로에 연결하지 않는 경우가 종종 발생합니다. 더구나 실제의 로직 회로도는, (로직 IC의 전원연결에 대해 언급하지 않고) 오직 게이트 사이의 연결만 설명하는 것이 관례입니다. 그러므로 로직 IC를 사용할 때 항상 “로직IC자체의 전원과 GND를 연결해야함”을 머리속에 넣고 있어야, 회로 완성후에 당황하지 않을 수 있습니다.
1. 첫 번째 시험회로는 NAND 게이트의 진리표를 확인하는 것입니다. 동시에 High→Low 입력상태 변환과 출력 시험회로도 함께 실험합니다. 회로에서 입력 A와 입력 B의 처음상태는 둘 다 High 입니다.
NAND게이트 진리표에 의하면, 출력은 Low상태가 됩니다. 로직 IC의 출력이 Low이면, 출력전압은 GND와 (거의) 같은 0V가 되므로 출력단자에서 흐르는 전류는 없습니다. 베이스 전류에 없으므로 트랜지스터의 콜렉터 전류도 없으며, LED는 꺼진 상태가 됩니다.
PB1이나 PB2를 누르면 NOR게이트의 입력 A와 입력 B는 High→Low 상태로 전환됩니다. 이유는 푸시버튼을 누름으로써 입력 단자가 전원 보다 GND에 더 (전기적으로) 가까와졌기 때문입니다. 전원과 입력단자 사이에는 10K 저항이 놓여 있으니까요. 이 경우는 진리표에 따라 출력단자가 High, 즉 6V가 되므로 출력단자에서 10K 저항을 거쳐 Tr로 베이스 전류가 흐르고, 그 결과 콜렉터 전류도 흐르게 됩니다. 물론 LED는 켜지게 됩니다.
※ 회로도에 보면 입력 A단자에 1번, 입력 B단자에 2번, 출력단자에 3번으로 결정되어 있습니다. (즉 40114개의 게이트 중에 좌측 상단의 것을 사용한 것입니다) 그러나 이 것은 설계자가 임의로 정한 것입니다. 4011 IC내 다른 번호의 게이트 입/출력으로도 시험해 보십시요. 같은 결과가 나와야 합니다.
2. NAND 게이트 실험이 성공적으로 끝나면 회로도 안의 붉은 점선으로 표기된 “등가회로 대치부분”을 회로도 아래의 ①, ②, ③, ④ 4개의 등가회로로 하나씩 바꿔 넣고, (앞 페이지의) 진리표에 따라 실험해 보십시요. 이 실험은 NAND 로직 게이트를 조합하여, 다른 모든 종류의 게이트를 만들어 낼 수 있다는 것을 보여주는 것이 목적입니다.
※ ①번의 NOT 게이트만 제외하면, 모두 두 개의 입력과 하나의 출력을 가지고 있으므로 회로를 쉽게 대치할 수 있을 것입니다.
NOT 게이트는 입력이 하나이므로, 두 개 중 어느 입력을 사용해도 O.K) ”AND, OR, NOT의 기본 세가지 게이트만 있으면 (메모리를 제외한) 모든 논리회로를 만들 수 있고, NAND 게이트만 조합하면 기본 게이트를 만들 수 있으므로 결국 NAND 게이트 IC만 이해하면, 게이트 회로 공부는 끝이로군!” 이라는 느낌을 가져보십시요. (NOR 게이트도 마찬가지임)
3. (NAND) 로직 게이트 조합실험이 무사히 끝나면 NAND 게이트 2개를 응용한 세트/리세트 논리회로 (Set/Reset Logic Circuit)를 실험해 보겠습니다.
일반적인 게이트 회로에서 입력 부분에 스위치나 스위치 회로가 연결되는 경우가 많이 나타납니다. 소위 스위치라는 종류의 부품이 동작할 때는 기계적인 접점의 형태이거나, 전기적 변환이 이루어지는 형태이거나 결국은 전기 흐름의 끊어짐(불연속)이 발생합니다. 이 불연속 동작을 로직 회로의 입력측에서 보면, 몇 번의 펄스가 반복해서 들어오는 것으로 보여지게 됩니다. 결국 단 한번의 스위치 동작이, 로직 회로에서는 몇 개의 (확실하지 않은 수의) 펄스 입력이 나타나는 결과로 되어 버리지요.
이래서야 곤란하기 때문에 로직 회로의 스위치가 있는 입력 부분에 슈미터 트리거 회로나 Set/Reset 로직회로를 사용해서, 미리 방지를 해 줍니다. Set/Reset 로직회로는 2개의 입력을 가지고 있는데, 하나의 입력에 몇 개의 펄스가 들어오더라도 처음의 하나만 유효한 펄스로 간주하고 (나머지는 무시하는) 회로입니다. 다른 입력에 펄스가 들어와야, 다시 (처음 입력이) 준비상태로 들어갑니다. 그래서 이름도 세트/리세트 회로입니다.
즉 “리세트” 될 때 까지는, “세트” 입력이 딱 한 번만 동작하는 거지요.
두 번째 회로를 시험해보면 PB1, PB2를 누름에 따라, 출력 LED의 점등이 깨끗하게 동작하는 것을 느낄 수 있습니다. (첫 번째 회로는 입력 푸시버튼의 (불안정) 상태가 그대로 출력 LED에 반영됩니다. 스위치를 일부러 살며시 문질러 시험해 보십시요.) 눈으로는 확인할 수 없지만, 스위치 접점의 불안정 상태은 완전히 걸러져서 딱 1회분의 입력만이 출력으로 전달된답니다.
※ 가지고 있는 테스터로 제작한 로직 회로의 입력과 출력전압을 반드시 확인하고, 마음속에 기억하여 두시기 바랍니다. (조합회로도 마찬가지 입니다.) 향후에 CMOS 로직 IC를 이용하여 회로를 만들 때 회로내에서 동작하는 로직 IC의 입/출력 상태를, 테스터 전압 측정만으로 정확하게 알아낼 수 있습니다. (단 펄스의 유무나 동작확인은 테스터로 무리입니다)
CMOS 4013 (D-F/F), 4093의 펄스열 분주회로
▶ 회로설명 (circuit description)
지금까지 로직회로에 사용되는 여러 게이트들을 4001, 4011 CMOS IC로 실험해 보았습니다. 실험에 의해, 이제 로직회로를 어떻게 제작하고 동작을 확인하는지에 대한 감을 잡으셨을 것입니다. 테스터로 High, Low 상태확인도 익숙해 졌을 테고요. 로직회로는 한 번 실험해 보면 금방 이해할 수 있으며, 쉽게 응용할 수 있는 성질을 가지고 있습니다.
이번 시간에는 게이트와 함께 로직회로의 기본 블록을 이루는 플립플롯을 공부해 보겠습니다. 플립플롯은 J/K형과 D형이 기본이지만 결국 하는 일은 (논리상태의) 기억 즉 메모리 기능입니다. 메모리란 어떤 상태를 일정시간 유지하는 것이므로, 결국 논리상태의 시간지연을 가져옵니다. 이렇게 시간지연이 나타나는 현상에는 타이밍 챠트(Timing chart)가 동작분석과 이해를 돕는데 유용하게 사용되고 있습니다.
※ D형 플립플롯은 J/K형에 NOT게이트를 하나 추가해서 만들어집니다. 결국 기본은 J/K형 플립플롯 하나 뿐입니다.
일반적인 플립플롯 IC는 Q와 Q바 (Q 위에 줄이 그어진 문자) 라는 두 개의 출력단자를 가지고 있습니다. 출력 Q와 Q바의 상태는 언제나 반대입니다. 즉 Q가 High이면 Q바는 Low 상태이며, Q가 Low이면 Q바는 High 상태가 됩니다. (즉 Q바 = Q + NOT)
플립플롯을 사용한 논리회로에는, Q와 Q바의 상태를 함께 활용하는 경우를 많이 발견할 수 있습니다.
일반적으로 D F/F은 D, ck의 2개 입력과 Q, Q바의 2개 출력을 갖고 있습니다. D F/F의 동작을 설명하기 위해 먼저 입력단자 D의 상태가 High, Low 둘 중 어느 하나로 되어 있다고 가정합니다. 이 상태에서 다른 입력단자 ck에 펄스를 입력 시킵니다. 그러면 (IC의 종류에 따라) 펄스의 상승순간이나 하강순간에서 입력 D의 상태가 출력 Q로 복사됩니다. (즉 D = Q) 물론 Q바의 상태는 Q와 반대로 됩니다.
※ 펄스의 상승순간을 상승에지(rising edge), 하강순간을 하강에지(falling edge)라고 부릅니다.
▶ 회로동작 설명 (circuit operation)
CMOS 4013 IC는 2개의 D F/F을 가지고 있으며, ck 입력단자에 가해지는 펄스상태가 Low에서 High로 되는 순간, 입력 D의 상태가 출력 Q로 전달됩니다. 한 마디로 4013 IC는 상승에지(rising edge)형 D F/F 입니다. (핀 배치는 그림참조)
CMOS 4093는 4개의 NAND 게이트를 가지고 있는 로직 IC 입니다. 핀 배치는 4011과 동일하며, 차이점은 입력단자가 “슈미트 입력” 특성으로 설계되어 있다는 것입니다. (4093 NAND 게이트 심볼안에 표기된 기호가 “슈미트 입력”을 나타냅니다)
※ “슈미트 입력” 특성은 IC의 입력단자의 High, Low 상태를 받아들이는 회로에 의해 나타납니다. 보통의 로직 IC 입력회로는, 어떤 (일정한) 입력전압을 기준으로 High와 Low 상태를 판정합니다. 즉 기준 이상의 전압은 High, 이하는 Low 상태로 인식하게 되는 거지요. 그러므로 기준전압 부근에서는 판정하기가 애매한 상태로 되고 맙니다. 만일 기준전압 근방에서 입력전압이 상하로 변동하면 바로 몇 개의 High, Low 상태로 받아들입니다. (기계식 접점을 가진 스위치가 입력단자에 연결되었을 때 발생하는 문제임)
반면에 “슈미트 입력”은 기준전압을 2개 정해 놓습니다. “슈미트 입력” 회로는 낮은 기준 전압을 통과한 입력 전압이 높은 기준전압까지 통과할 때 오직 한 번만 High 상태로 인정합니다. 반대로 High→Low 상태는 높은 기준 전압에서 내려온 입력전압이 낮은 기준전압을 통과하면 (역시) 한 번만 받아들입니다.
그러므로 “슈미트 입력”의 특성은 세트/리세트 입력회로 특성과 같습니다. 차이점은 “슈미트 입력”은 입력단자 안의 회로에 들어 있으며, 세트/리세트 회로는 (일반) 로직 게이트로 만들어진다는 정도입니다.
▶ 실험회로의 첫 번째는, D F/F 하나를 사용한 2분주 회로입니다.
4093 IC의 1, 2, 3 핀으로 이루어진 NAND 게이트는 R1, C1과 함께 약 1Hz의 구형파 펄스열을 발생시킵니다. 발생된 펄스열은 5, 6, 4 핀으로 구성된 NAND 게이트 출력에 연결된 LED로 확인할 수 있습니다. (R2, 3.3k 저항에 의해 약 1mA 전류로 LED를 구동하므로 출력 Tr이 필요없음.
단 LED는 밝지 않음. 4093 게이트의 출력 sink 전류는 2mA 정도)
D F/F의 Q 단자 출력상태를 LED로 확인하기 위해 Tr 출력 확인회로를 사용하였습니다. Q바 출력의 상태는 Q 출력과 반대임을 테스터로 (반드시) 확인해 두시기 바랍니다.
회로의 핵심은 그림에 나타난 타이밍 챠트에 잘 나타나 있습니다.
1. 처음 전원이 (회로에) 투입되면 4013 D F/F의 Q는 High, Q바는 Low 상태가 됩니다.
2. (회로에 보면, 입력 D 단자에 Q바 단자가 연결되어 있으므로..) D는 Low 상태
3. 입력펄스(Clock)의 상승에지가 D F/F의 ck입력에 가해지는 순간, Q = D = Low가 되고 Q바 = High
4. 이제 D = Q바 = High 상태로 바뀝니다.
5. 다음의 입력펄스(Clock)에 의해, Q = D = High가 되고 Q바 = Low 상태로 됩니다.
6. 다시 2번으로 가서 계속됩니다.
결과는 2번의 입력펄스(Clock)로, D F/F 출력의 상태가 한 번의 (긴 주기) 펄스로 변화 하였습니다. 즉 입력펄스 갯수의 2분주(÷2) 회로로 작동한 것입니다.
※ 1 Hz 입력펄스(Clock)의 변화가 너무 빠르므로 찬찬히 타이밍 챠트를 확인하기 힘듭니다. 왜 지금까지 실험한 세트/리세트(Set/Reset) 논리회로의 출력을 입력펄스(Clock) 대신으로 하지 않으십니까? PB 스위치로 하나하나 펄스를 발생시켜 가면서 차분히 관찰하여 보십시요.
▶ 두 번째 실험회로는, D F/F 두 개를 연속으로 사용한 2분주, 4분주 회로입니다. 단 초단 D F/F의 입력앞에 부가된 NOT 게이트가, 4013 동작을 입력펄스 하강부분에서 동작하는 D F/F 처럼 변화시켰음에 주의 하십시요. (8, 9, 10 핀으로 구성된 NAND 게이트 사용)
첫 번째 2분주 실험회로와 (원리적으로) 같은 동작을 보이므로 실험으로 그림의 타이밍 챠트를 확인하여 보십시요. (그림의 여백 부족으로 D F/F Q바들의 파형은 타이밍 챠트에서 생략되어 있습니다. 함께 그려넣고 논리를 따져보면 훨씬 쉽게 이해할 수 있습니다)
※ 첫 번째 실험과 마찬가지로 세트/리세트(Set/Reset) 논리회로의 출력을 사용하여 관찰하십시요.
CMOS 4017, 4093을 사용한 10진 카운터 회로
▶ 회로설명 (circuit description)
4번째로 마지막 실험입니다. 이번 시간에는 플립플롯을 여러개 사용하여 설계된 카운터 IC를 실험해 보겠습니다. 카운터 IC의 종류는 2진, 10진, 16진등 여러가지가 있으나, 실험에 사용한 CMOS 4017 IC는 10진 카운터입니다.
역시 카운터의 동작도 예의 타이밍 챠트 (Timing Chart)를 사용하여 분석하면 알기 쉽습니다.
▶ 회로도 (The circuit diagram)
CMOS Logic IC 4017 (10진 카운터 IC) – 4017, 4093 메뉴얼
▶ 회로동작 설명 (circuit operation)
CMOS 4017 IC는 한 개의 10진 카운터를 내장하고 있으며, 입력펄스의 상승에지 순간마다 하나씩 카운터의 수가 증가합니다. (핀 배치는 그림참조)
함께 사용한 4093(슈미터 입력) NAND 게이트 IC의 핀 배치는 4011과 같습니다. 4093을 사용한 1Hz 구형파 발진회로와 발생파형의 LED 확인회로는, 먼저 시간의 회로 및 동작설명과 동일합니다.
4017 10진 카운터 IC의 (14번핀) 입력으로 인가된 1Hz Clock 펄스의 숫자는, 출력단자에 연결된 10 개 LED의 점등으로 확인할 수 있습니다. 각 LED의 정확한 점등시점과 유지시간은… 그림 하단의 타이밍 챠트를 참조하고, 카운터 동작은 실험으로 확인하십시요.
※ 1Hz 입력펄스(Clock)의 변화가 너무 빠르므로 찬찬히 타이밍 챠트를 확인하기 힘들 것입니다. 먼저 시간에 실험한 세트/리세트(Set/Reset) 논리회로의 출력으로 입력펄스(Clock)를 대신하여 보십시요. PB 스위치를 사용하여 필요한 펄스를 하나씩 하나씩 발생시킬 수 있으므로, 카운터 IC의 동작을 차분하게 관찰할 수 있습니다.
※ ÷10 출력단자는 실험에 사용하지 않습니다. 확인하기 위해서는 LED와 저항을 연결하여 보십시요.
▶왕초보 전자회로의 기초 로직회로 강의를 종료합니다.
수고하셨습니다. 다음 강의에 만나뵙겠습니다.